دانلود کتاب طراحی دیجیتال موریس مانو به زبان فارسی

دانلود کتاب طراحی دیجیتال موریس مانو فارسی

دانلود کتاب

:
 

–= عملکردهای مدار طراحی برنامه ریزی شود. انواع مختلفی از دستگاه‌های قابل برنامه‌ریزی متوالی به صورت تجاری در دسترس هستند و هر دستگاه دارای انواع خاص فروشنده در هر نوع است. منطق داخلی این دستگاه ها بیش از حد پیچیده است که در این جا نشان داده نمی شود. بنابراین، ما سه نوع اصلی را بدون پرداختن به ساختار دقیق آن ها شرح خواهیم داد:
دستگاه منطقی قابل برنامه ریزی متوالی (یا ساده) (SPLD)
دستگاه منطقی قابل برنامه ریزی پیچیده (CPLD)
آرایه گیت قابل برنامه ریزی میدانی (FPGA)
درPLD متوالی گاهی اوقات به عنوان یک PLD ساده نامیده می شود تا آن را از PLD پیچیده متمایز کند. SPLD شامل فلیپ فلاپ ها، علاوه بر آرایه AND-OR، در تراشه مدار مجتمع است. نتیجه، یک مدار متوالی است که در شکل 18.7 نشان داده شده است. یک PAL یا PLA با اضافه کردن تعدادی فلیپ فلاپ متصل برای تشکیل یک دانلود اصلاح می شود. خروجی های مدار را می توان از گیت های OR یا از خروجی های فلیپ فلاپ گرفت. اتصالات قابل برنامه ریزی اضافی برای گنجاندن خروجی های فلیپ دانلود در عبارات ضرب تشکیل شده با آرایه AND موجود است. فلیپ فلاپ ها ممکن است از نوع D یا JK باشند.

دانلود کتاب طراحی دیجیتال

اولین دستگاه قابل برنامه ریزی برای پشتیبانی از پیاده سازی مدار متوالی، توالی سنجی منطقی قابل برنامه ریزی میدانی (FPLS) توسعه یافته است. یک FPLS معمولی حول یک PLA با چندین خروجی که فلیپ دانلود را هدایت می کند، سازماندهی شده است. فلیپ کتاب طراحی دیجیتال موریس مانو از این جهت انعطاف‌پذیر هستند که می‌توان آن‌ها را طوری برنامه‌ریزی کرد که به صورت JK یا D عمل کنند. FPLS از نظر تجاری موفق نشد، زیرا اتصالات قابل برنامه ریزی زیادی دارد. پیکربندی که بیش تر در یک SPLD استفاده می شود، PAL ترکیبی همراه با فلیپ فلاپ های D است. یک PAL که شامل موریس مانو است به عنوان PAL رجیستر شده نامیده می شود، به این معنی که دستگاه علاوه بر آرایه AND-OR حاوی فلیپ فلاپ طراحی . هر بخش از یک SPLD، دانلود نامیده می شود، که مداری است که حاوی یک تابع منطق ترکیبی مجموع ضرب-ها و یک فلیپ فلاپ اختیاری است. ما تابع مجموع ضرب های AND-OR را فرض می کنیم، اما در عمل، می تواند هر یک از پیاده سازی های دو سطحی ارائه شده در بخش 3.7 باشد.
شکل 7.19 منطق یک دانلود پایه را نشان می دهد. آرایه AND-OR مانند PAL ترکیبی نشان داده شده در شکل 16.7 است. خروجی توسط یک فلیپ D با راه اندازی لبه متصل به ورودی ساعت مشترک هدایت می شود و حالت را در لبه ساعت تغییر می دهد. خروجی فلیپ به یک بافر سه (یا معکوس کننده) متصل است که توسط یک سیگنال فعال خروجی که در نمودار به عنوان OE مشخص شده است، کنترل می شود. خروجی فلیپ به یکی از ورودی‌های قابل برنامه‌ریزی AND بازگردانده می‌شود تا شرایط حال حاضر برای مدار ترتیبی فراهم شود. یک SPLD معمولی دارای 8 تا 10 در یک بسته آی سی است. همه فلیپ به ورودی مشترک CLK متصل هستند و تمام بافرهای سه  توسط ورودی OE کنترل می شوند.

دانلود رایگان کتاب طراحی دیجیتال موریس مانو

در مولفه اصلی مورد استفاده در طراحی VLSI آرایه گیت است که از الگوی گیت ها تشکیل شده است که در ناحیه‌ای از سیلیکون ساخته شده‌اند که هزاران بار تکرار می‌شود تا زمانی که کل تراشه با گیت ها پوشانده شود. آرایه طراحی از هزار تا چند صد هزار گیت بسته به فناوری مورد استفاده در داخل یک تراشه آی سی ساخته می شوند. طراحی با آرایه های گیتی مستلزم آن است که مشتری الگوی اتصال دلخواه را به سازنده ارائه دهد. چند سطح اول فرآیند ساخت مشترک و مستقل از تابع منطق کتاب هستند. مراحل ساخت اضافی برای اتصال گیت دیجیتال طبق مشخصات ارائه شده توسط طراح مورد نیاز است.
یک آرایه گیت قابل برنامه ریزی میدانی (FPGA) یک مدار VLSI است که می تواند در مکان کاربر برنامه ریزی شود. یک FPGA معمولی از آرایه ای از میلیون ها بلوک منطقی تشکیل شده است. توسط بلوک های ورودی و خروجی قابل برنامه ریزی احاطه شده و از طریق اتصالات قابل برنامه ریزی به یکدیگر متصل می شوند. تنوع گسترده ای از تنظیمات داخلی در این گروه از دستگاه وجود دارد.
کتاب هر نوع دستگاه به مدار موجود در بلوک های منطقی آن و کارایی اتصالات برنامه ریزی شده آن بستگی دارد.
یک بلوک منطقی FPGA معمولی از جداول جستجو، مالتی دانلود ، گیت و فلیپ تشکیل شده است. جدول جستجو یک جدول درستی است که در یک SRAM ذخیره می شود و توابع مدار ترکیبی را برای بلوک منطقی فراهم می کند. این توابع از جدول جستجو، به همان روشی که توابع مدار ترکیبی با ROM پیاده‌سازی می‌شوند، همان طور که در بخش 5.7 توضیح داده شد، درک می‌شوند. به عنوان مثال، یک SRAM 16 × 2 می تواند جدول درستی مدار ترکیبی را که دارای چهار دانلود کتاب طراحی دیجیتال موریس مانو و دو خروجی است ذخیره کند. بخش منطق ترکیبی، همراه با تعدادی مالتی دانلود قابل برنامه ریزی، برای پیکربندی معادلات ورودی برای فلیپ کتاب طراحی دیجیتال موریس مانو و خروجی بلوک منطقی استفاده می شود.
مزیت استفاده از RAM به جای ROM برای ذخیره جدول دیجیتال این است که می توان جدول را با نوشتن در حافظه برنامه ریزی کرد. اشکال این است که حافظه فرار است و نیاز به بارگیری مجدد محتوای جدول جستجو را در صورت قطع برق نشان می دهد. این برنامه را می توان از یک کامپیوتر میزبان یا از یک PROM داخلی دانلود کرد. برنامه تا زمانی که FPGA دوباره برنامه ریزی دانلود کتاب مدار منطقی موریس مانو ترجمه فارسی یا برق خاموش شود در SRAM باقی می ماند. هر بار که برق روشن می شود، دستگاه باید دوباره برنامه ریزی شود. قابلیت برنامه ریزی مجدد FPGA می تواند با استفاده از پیاده سازی های منطقی مختلف در برنامه، به انواع برنامه ها خدمت کند.
در طراحی با PLD، CPLD یا FPGA () ‌‌‌‌() ‌‌‌‌™™‌‌‌‌‌‐‌‌‌‌()، ‌-(/)، /‌

:///-////

()